<H1>
Principios Eléctricos y Aplicaciones Digitales
</H1> |
<H2> martes, 30 de mayo de 2017 </H2> |
<H2> miércoles, 29 de marzo de 2017 </H2> |
<H2> martes, 28 de febrero de 2017 </H2> |
<H2>
Unidad 4 Lenguajes HDL </H2> |
<H2>
4.1 Dispositivos logicos programables </H2> |
<H2>
4.1.1 Tipos </H2> |
<H2>
4.1.2 Caracteristicas </H2> |
<H2>
4.1.4 Pasos para el diseño con PLD´s </H2> |
<H2>
</H2> |
<H2>
4.2.1 Por captura esquemática </H2> |
<H2>
4.2.2 Por tabla de verdad </H2> |
<H2>
4.2.3 Por ecuaciones Booleanas </H2> |
<H2>
4.3 Programacion de circuitos secuenciales con HDL </H2> |
<H2>
4.3.1 Por captura esquemática </H2> |
<H2>
4.3.2 Por tabla de verdad </H2> |
<H2>
4.3.3 Por ecuaciones Booleanas </H2> |
<H2>
4.3.4 Por descripción de comportamiento </H2> |
<H2>
4.3.5 Por tabla de estado </H2> |
<H2>
4.3.4 Por diagrama de transicion </H2> |
<H2> Acerca de mí </H2> |
<H2> Archivo del Blog </H2> |
<H3>
Mapa Transistor y Tiristor
</H3> |
<H3>
curso de electricista
</H3> |
<H3>
Fundamentos de circuitos eléctricos
</H3> |
<H3>
Convertidor Analógico/Digital Flash o Paralelo </H3> |
<H3>
El método flash utiliza comparadores que comparan una serie de tensiones de referencia con la tensión de entrada analógica. Cuando la tensión analógica sobrepasa a la tensión de referencia de un comparador determinado, se genera un nivel Altota </H3> |
<H3>
ADC de aproximaciones sucesivas. </H3> |
<H3>
Este tipo de convertidor es el que sigue en menor tiempo de conversión al convertidor con método Flash. La siguiente figura se muestra el diagrama a bloques básico de un convertidor ADC por aproximaciones sucesivas de 4 bits </H3> |
<H3>
ADC de contador de rampa en escalera. </H3> |
<H3>
Convertidor DAC con multiplexor analógico y red lineal. </H3> |
<H3>
</H3> |
<H3>
Inconvenientes: Gran número de resistencias, y multiplexor complejo. </H3> |
<H3>
Convertidor DAC realizado con conmutadores analógicos y resistencias ponderadas: </H3> |
<H3>
Inconvenientes: Resistencias de valores muy dispares. </H3> |
<H3>
</H3> |
<H3>
DAC con red R-2R utilizando el método de suma de tensiones. </H3> |
<H3>
El generador de impulsos genera una onda cuadrada de reloj. El divisor programable digitalmente elimina ciertos pulsos del reloj. El filtro paso bajo recibe una cadena de impulsos (incompletos) que se repiten cíclicamente. Los impulsos tienen un nivel alto Vref y un nivel bajo de valor cero. La salida del filtro (Vo) es prácticamente un nivel de continua, aunque existe un pequeño “rizado”. El valor de Vo es proporcional a la entrada digital. </H3> |
<H3>
Convertidor DAC mediante conversión indirecta de ancho de impulso variable </H3> |
<H3>
El comparador digital activa la entrada Vref mientras el contador no supera a la entrada digital. Cuando el contador supera a la entrada digital, el Mux conmuta al nivel cero. En Vo se obtiene un nivel de continua proporcional a la entrada digital, con un pequeño “rizado”. </H3> |
<H3>
Un lenguaje de descripción de hardware (HDL, Hardware description Language) es un lenguaje de programación especializado que se utiliza para definir la estructura, diseño y operación de circuitos electrónicos, y más comúnmente, de circuitos electrónicos digitales. Así, los lenguajes de descripción de hardware hacen posible una descripción formal de un circuito electrónico, y posibilitan su análisis automático y su simulación. </H3> |
<H3>
Los lenguajes de descripción de hardware se parecen mucho a otros lenguajes de programación de ordenadores tales como el C o Java: básicamente consisten en una descripción textual con expresiones, declaraciones y estructuras de control. Sin embargo, una importante diferencia entre los HDL y otros lenguajes de programación está en que el HDL incluye explícitamente la noción de tiempo. </H3> |
<H3>
Un Dispositivo Lógico Programable (PLD) es cualquier dispositivo lógico cuya función está especificada por el usuario, después de fabricado el dispositivo. Se usan para reemplazar lógica SSI y MSI, ahorrando así en costo y tiempo en el diseño. Entre ellos, encontramos: </H3> |
<H3>
Arrays Lógicos Programables </H3> |
<H3>
Un Array Lógico Programable (PLA), es un circuito PLD que puede programarse para ejecutar una función compleja. Normalmente se utilizan para implementar lógica combinacional, pero algunos PLA pueden usarse para implementar diseños lógicos secuenciales. El PLA es una solución con un solo circuito integrado a muchos problemas lógicos, que pueden tener muchas entradas y muchas salidas. </H3> |
<H3>
Otros dispositivos lógicos programables de interés son: </H3> |
<H3>
• ROM, memoria de solo lectura </H3> |
<H3>
• PROM, memoria de solo lectura programable </H3> |
<H3>
• EPROM, memoria de solo lectura programable y borrable </H3> |
<H3>
• EEPROM, memoria de solo lectura programable y borrable electrónicamente </H3> |
<H3>
• RAM, memoria de acceso aleatorio </H3> |
<H3>
• SRAM, memoria de acceso aleatorio estática </H3> |
<H3>
• DRAM, memoria de acceso aleatorio dinámica </H3> |
<H3>
De acuerdo a su estructura estos dispositivos se clasifican en:
PLA PAL GAL
</H3> |
<H3>
PLA. </H3> |
<H3>
</H3> |
<H3>
Un PLA es un bloque funcional que se utiliza para implementar multifunciones booleanas. Existe una gran relación entre su estructura interna y el conjunto de funciones que realiza. </H3> |
<H3>
PAL. </H3> |
<H3>
</H3> |
<H3>
Los dispositivos PAL son PLAs con o sin array OR, pero un conjunto de puertas OR que suman grupos de productos. También llamados PLAs, son un tipo de PLDs en las que se pueden programar las uniones en la matriz de puertas AND, siendo fijas las uniones en la matriz de puertas OR . Los dispositivos con arquitectura PAL son los más populares y los más utilizados. </H3> |
<H3>
Gal. </H3> |
<H3>
</H3> |
<H3>
Básicamente, una GAL está formada por una matriz de puertas AND reprogramable conectada a una matriz de puertas OR fija. Al igual que la PAL, esta estructura permite implementar cualquier función lógica como suma de productos con un número de variables definido. </H3> |
<H3>
•Los Dispositivos Lógicos Programables (PLD) son una alternativa tecnológica al diseño electrónico tradicional.
•Se requiere destreza en la programación.
•Se requieren de dispositivos de programación
•Se experimenta con tarjetas de desarrollo, que son costosas.
•Es mas confiable la electrónica del circuito
•El producto final es menos caro
•La salida al mercado del producto es rápida
</H3> |
<H3>
METODOLOGÍA DE DISEÑO </H3> |
<H3>
El proceso de diseño lógico con PLD’s se resume en tres grandes etapas : </H3> |
<H3>
1. DISEÑO LÓGICO </H3> |
<H3>
2. IMPLEMENTACION DEL DISEÑO </H3> |
<H3>
3. VERIFICACIÓN DEL DISEÑO. </H3> |
<H3>
Dentro de la primera etapa, los pasos involucrados son los mismos que en cualquier diseño digital, combinatorio o secuencial, y se pueden subdividir en los pasos siguientes : • DEFINIR EL PROBLEMA. • GENERAR UN DIAGRAMA A BLOQUES. • OBTENER TABLA DE VERDAD. • DERIVAR ECUACIONES LÓGICAS QUE DESCRIBEN LA OPERACIÓN DEL DISEÑO. </H3> |
<H3>
La implementación del diseño consiste en seleccionar y usar las herramientas, tanto de hardware y software, necesarias para la traducción de los resultados a un mapa de fusibles para la programación del chip. Esta fase consiste en : • SELECCIÓN DEL PLD. • HACER ARCHIVO DE ECUACIONES • CORRER SOFTWARE, COMO POR EJEMPLO EL OPAL (NATIONAL), PARA GENERAR ARCHIVO MAPA DE FUSIBLES. • CONFIGURAR PROGRAMADOR UNIVERSAL. • PROGRAMAR CHIP </H3> |
<H3>
La etapa final consiste en la verificación del diseño en la cual la correcta programación del PLD es comprobada, por medio de técnicas de simulación. Los pasos de la verificación son : • GENERACIÓN DE VECTORES DE PRUEBA. • SIMULACIÓN DEL FUNCIONAMIENTO DEL PLD EN LA COMPUTADORA, • PRUEBA FUNCIONAL DEL DISPOSITIVO. • DOCUMENTACIÓN DEL DISEñO. </H3> |
<H3>
Por Captura Esquemática se entiende el proceso de descripción, mediante un dibujo, de un circuito eléctrico, que representan a los diferentes componentes del circuito y solo se efectúan interconexiones entre ellos. </H3> |
<H3>
</H3> |
<H3>
Existen varios programas aplicación de Captura Esquemática como el “Schematic” del IspStarter de Lattice Semiconductor o “Fundation” de XILINX entre otros. </H3> |
<H3>
Esta técnica permite simular en la computadora el circuito virtualmente y verificar su funcionamiento antes de su fabricación o implementación en un PLD, reduciendo así el ciclo de diseño y el tiempo de obtención de un producto. </H3> |
<H3>
La desventaja es que en el diseño de circuitos grandes no es posible comprenderlos debido a que hay demasiados componentes e interconexiones en la pantalla. Los cuatro componentes básicos de la captura esquemática son: </H3> |
<H3>
</H3> |
<H3>
Símbolos, Conectores, Etiquetas y Puertos de Entrada y/o Salida Símbolos es una representación gráfica de los componentes. </H3> |
<H3>
</H3> |
<H3>
Conectores (alambre), permite la interconexión entre las terminales de los símbolos, o Dispositivos de entrada/salida. </H3> |
<H3>
</H3> |
<H3>
Etiquetas (Variables), Son los nombres para la identificación de las entradas o salidas. </H3> |
<H3>
</H3> |
<H3>
Puertos de entrada/salida es la definición de las características de un Puerto de Entrada, Salida o Puerto Bidirecional. </H3> |
<H3>
Para aclarar el proceso es necesario un ejemplo específico, la tabla de verdad especifica un circuito combinacional con dos entradas y dos salidas. Las funciones de BOOLE pueden expresarse en suma de términos mínimos. </H3> |
<H3>
El diseño de circuitos combinacionales parte la especificación del problema y culmina en un diagrama lógico de circuitos o un conjunto de funciones booleanas a partir de las
cuales se puede obtener ediagrama lógico. El procedimiento implica los pasos siguientes:
</H3> |
<H3>
De la especificación del circuito, deduzca el número requerido de entradas y salidas;
asigne un símbolo a cada una.
</H3> |
<H3>
Deduzca la tabla de verdad que define la relación requerida entre las entradas y las
salidas.
</H3> |
<H3>
Obtenga las funciones booleanas simplificadas para cada salida en función de variables de entrada.
</H3> |
<H3>
Dibuje el diagrama lógico y verifique que el diseño sea correcto
</H3> |
<H3>
Si se requiere reducir la función que realiza el circuito. Este proceso parte del diagrama
lógico dado y culmina en un conjunto de funciones BOOLEANAS, una tabla de vedad o
una posible explicación del funcionamiento del circuito. Si el diagrama lógico analizar va
acompañado de un nombre de función o de una explicación de lo que se supone que
hace, el problema de análisis se reduce a una verificación de la función planeada.
</H3> |
<H3>
El análisis se efectúa manual mente encontrando las funciones BOOLEANAS o la TABLA De VERDAD, o bien utilizando un programa de simulación de computadora. </H3> |
<H3>
El primer paso del análisis consiste en asegurarse del que el circuito dado sea combinacional y no secuencial. El diagrama del circuito combinacional tiene compuertas lógicas sin trayectoria de retroalimentación ni elementos de memoria. Una trayectoria de retroalimentación es una conexión de salida de una compuerta a la entrada de una segunda compuerta que forma parte de la entrada a la primera compuerta.
</H3> |
<H3>
El análisis del circuito combinacional dela figura ilustra, es un circuito que tiene tres entradas binarias A,B y C y dos salidas binarias F1 y F2. Las salidas de diversas compuertas que son función únicamente de variables de entrada son T1 y T2. La salida F2 se deduce fácilmente de las variables de entrada. Las funciones BOOLEANAS de esta salida son:
F2= AB+AC+BC
F1= A+B+C
T2= ABC
</H3> |
<H3>
Los circuitos de conmutación secuenciales tienen la propiedad de que la salida no sólo depende de la entrada actual, sino también de la secuencia de entradas anteriores. Son las siglas de Programable Logic Designo dispositivos de lógica programable. Estos circuitos integrados permiten generar dentro de las mismas funciones que no disponemos en los C.I. Comerciales (decodificadores, comparadores, sumadores, etc).Los PLD´s pueden reemplazar circuitos integrados de propósito especifico en el diseño de circuitos digitales. Un solo PLD es funcionalmente equivalente a dispositivos que tienen desde 5 hasta 10,000compuertas lógicas.
Estos dispositivos están basados en transistores bipolares transistores especiales que cuando se hace circular una fuerte corriente dejan de conducir ,pero pueden volver a conducir aplicando una diferencia de potencial en el circuito
</H3> |
<H3>
Los programas de captura esquemática son aplicaciones creadas para esbozar circuitos electrónicos y exportar los esquemas como archivos netlist ; los cuales satisfacen la sintaxis de algún núcleo de simulación en particular.
Dentro de este grupo de programas, que delegan al usuario la tarea de enlazar los
archivos netlist generados con el núcleo de simulación, se encuentran: XCircuit 11, y
gschem 12; pertenecientes a los grupos Open Circuit Design y gEDA , respectivamente. La principal característica de ambos programas, es que pueden
generar dibujos decircuitos de gran calidad, debido a la tecnología utilizada en su
implementación: el lenguaje Postscript para la descripción de diagramas. Sin embargo, se aprecia una ligera diferencia entre estas dos aplicaciones, locual podría ayudar a discriminar entre una y otra. Por una parte, el autor de gschem reconoce que XCircuit produce mejores salidas gráficas; y por otra, gschem está más orientado al diseño de circuitos que a dibujos de calidad en sí, lo cual se aprecia en su funcionalidad.
Lamentablemente, la desventaja de programas de este tipo, es el hecho de tener que enlazar explícitamente el núcleo de simulación; lo cual incrementa la curva de aprendizaje de usuarios provenientes de ambientes más amigables.
</H3> |
<H3>
La tabla de verdad es un instrumento utilizado para la simplificación de circuitos digitales a través de su ecuación booleana.
Las tablas de verdad pueden tener muchas columnas, pero todas las tablas funcionan de igual forma. Hay siempre una columna de salida (última columna a la derecha) que representa el resultado de todas las posibles combinaciones de las entradas.
El número total de columnas en unatabla de verdad es la suma de las entradas que hay + 1 (la columna de la salida).
</H3> |
<H3>
El número de filas de la tabla de verdad es la cantidad de combinaciones que se pueden lograr con las entradas y es igual a 2n, donde n es el número de columnas de la tabla de verdad (sin tomar en cuenta la columna de salida) Ejemplo: en la siguiente tabla de verdad hay 3 columnas de entrada, entonces habrán: 23= 8 combinaciones (8 filas) Un circuito con 3 interruptores de entrada (con estados binarios "0" o "1"), tendrá 8 posiblescombinaciones. Siendo el resultado (la columna salida) determinado por el estado de los interruptores de entrada.
</H3> |
<H3>
Los Números Reales lo conocemos muy bien, así como todas las operaciones definidas en él. Estamos acostumbrados a trabajar con ellos desde pequeños, por eso este tipo de Ecuaciones nos parecen intuitivas y sencillas, aunque no comprendamos lo que significan las variables usadas. Hemos dicho que los circuitos digitales trabajan con números, y que estos números se expresan en binario. Veremos más adelante cómo con un conjunto de ecuaciones podemos describir lo que hace un circuito, que transforma los números de la entrada y los saca por la salida. Sin embargo, puesto que estos números vienen expresados en binario, las variables y números utilizados NO SON REALES.
Para describir un circuito digital utilizaremos ecuaciones, Para describir un circuito digital utilizaremos ecuaciones matemáticas. Sin embargo, estas ecuaciones tienen variables y números que NO SON REALES, por lo que NO podemos aplicar las mismas propiedades y operaciones que conocemos. Hay que utilizar nuevas operaciones y nuevas propiedades, definidas en el ALGEBRA DE BOOLE.
Por tanto, vamos a trabajar con unas ecuaciones a las que NO estamos acostumbrados. Son muy sencillas, pero al principio pueden resultar poco intuitivas. En este capítulo aprenderemos a trabajar con ellas.
Las operaciones del Álgrebra de Boole
En el Álgebra de Boole hay dos operaciones, denotadas con los símbolos + y ( - ) _ pero que ¡¡no tienen nada que ver con las operaciones que todos conocemos de suma y producto!!. ¡¡¡No hay que confundirlas!!!!. El + y el _ del Algebra de Boole se aplican a bits, es decir, a números que sólo pueden ser el ’0’ ó el ’1’.
La operación +
Esta operación se define de la siguiente manera:
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 1
</H3> |
<H3>
Descripción VHDL de comportamiento.- Esta es quizás la etapa mas importante del diseño, ya que en ella se toman decisiones claves para el resultado final.
El método se clarifica con un ejemplo, en el cual se ha buscado también la aplicación de
los criterios de jerarquía, modularidad y regularidad. Para ello se trata de que todos los pasos de la secuencia sean iguales, cuando ello es posible. También se siguieron las recomendaciones de no usar lógica auxiliar en las señales de reloj (todos los cambios del sistema se producen sincronizados con la señal de reloj la cual es única para todos los Flip Flops.)
Síntesis.- Ya en la descripción inicial se halla presente la división del circuito en una parte de control y una parte de datos. Por lo tanto la síntesis consistirá en pasar de la descripción de comportamiento a una descripción de estructura (y comportamiento) que contemple los requisitos expuestos.
En esta etapa son importantes la elección del tipo de lógica a utilizar y la estrategia de reloj, esto se podrá apreciar en el ejemplo que consiste en un circuito de control para un convertidor A/D de aproximaciones sucesivas. Comportamiento.
En una especificación de este tipo decimos cual es la función que cumple el sistema.
</H3> |
<H3>
Un circuito secuencial sincrónico puede venir especificado por una tabla de estados, por sus ecuaciones de estados. o por un diagrama de estados. Estas tres alternativas en realidad no brindan una información diferente, se diferencian solamente en la forma de describir el circuito secuencial. La tabla de estados describe el circuito en forma tabular, el diagrama de estados lo describe en forma gráfica y las ecuaciones de estados lo describen en forma algebraica. </H3> |
<H3>
El diagrama de estados (también llamado diagrama de transición de estados) está constituido por un conjunto de nudos o vértices que se corresponden a los estados y una serie de arcos dirigidos que indican las transiciones a los próximos estados en función de las entradas y el estado presente </H3> |
Social
Social Data
Cost and overhead previously rendered this semi-public form of communication unfeasible.
But advances in social networking technology from 2004-2010 has made broader concepts of sharing possible.